Uno schema di rilevamento della tensione sviluppato da ricercatori di Singapore potrebbe migliorare l'accuratezza della lettura dei dati dai sistemi di memoria basati su spin con solo modifiche minime. Lo schema risponde dinamicamente alle variazioni di tensione nel sistema, in modo che possa discernere meglio se sta leggendo uno stato binario acceso (1) o spento (0).

La tecnologia di archiviazione dati all'avanguardia, chiamata memoria ad accesso casuale magnetico a coppia di trasferimento di spin (STT-MRAM), codifica i dati utilizzando il momento angolare intrinseco degli elettroni:il loro spin, invece della loro carica. Quang Kien Trinh, Sergio Ruocco dell'A*STAR Data Storage Institute e Massimo Alioto della National University of Singapore sono in prima linea negli sforzi globali per dimostrare che STT-MRAM può fornire un veloce, alta densità, alternativa a basso consumo alle memorie esistenti basate sulla carica.

"STT-MRAM è il candidato principale per il futuro non volatile, tecnologia di memoria universale, " dice Trinh. "Potrebbe servire nei dispositivi di consumo, data center aziendali, e persino applicazioni critiche di fascia alta come veicoli senza equipaggio, aereo, e militare».

Nei sistemi STT-MRAM, i bit di dati vengono memorizzati come 1 o 0 capovolgendo l'orientamento delle "celle di bit" magnetizzate. Per leggere un bitcell, il sistema confronta la propria tensione di riferimento con la tensione "bitline" attraverso la cella di bit:lo stato 1 o 0 viene quindi identificato in base alla differenza tra le due tensioni, chiamato margine di lettura.

Però, "l'operazione di lettura della memoria è riconosciuta come uno dei principali ostacoli di questa tecnologia emergente, " secondo Trinh. La tensione di riferimento spesso involontariamente capovolge la cella di bit, o legge lo stato di memoria errato se il margine di lettura è piccolo.

Trino, Ruocco e Alioto si resero conto che potevano evitare errori di lettura se dovessero rilevare la tensione della linea di bit e regolare in risposta la tensione di riferimento, in modo che il margine di lettura rimanga sempre alto.

"Il nostro nuovo schema di riferimento dinamico genera due valori di riferimento, uno per la lettura della logica 0 e un altro per la lettura della logica 1, " spiega Trinh. "Nello stato logico 0, un piccolo segnale di lettura viene confrontato con un grande valore di riferimento, mentre nello stato logico 1, un grande segnale di lettura viene confrontato con un piccolo valore di riferimento."

Le simulazioni del team suggeriscono che il loro schema di riferimento dinamico potrebbe essere incorporato nei sistemi STT-MRAM esistenti con modifiche minime, e ridurrebbe gli errori di lettura di due ordini di grandezza.

"Non vediamo l'ora di sfruttare la sinergia tra il nostro schema di riferimento dinamico e i circuiti esistenti, " afferma Trinh. "Stiamo anche lavorando a soluzioni per ridurre il consumo energetico e la complessità del design".