Un nuovo studio condotto da scienziati del National Institute of Standards and Technology (NIST) ha scoperto una fonte di errore in un metodo di calibrazione standard del settore che potrebbe portare i produttori di microchip a perdere un milione di dollari o più in un singolo ciclo di fabbricazione. Si prevede che il problema diventi progressivamente più acuto man mano che i produttori di chip racchiudono sempre più funzionalità in uno spazio sempre più piccolo.

L'errore si verifica quando si misurano flussi molto piccoli di miscele di gas esotiche. Piccoli flussi di gas si verificano durante la deposizione chimica da vapore (CVD), un processo che si verifica all'interno di una camera a vuoto quando i gas ultra rarefatti fluiscono attraverso un wafer di silicio per depositare un film solido. Il CVD è ampiamente utilizzato per fabbricare molti tipi di microchip ad alte prestazioni contenenti fino a diversi miliardi di transistor. La CVD costruisce strutture 3D complesse depositando strati successivi di atomi o molecole; alcuni strati sono spessi solo pochi atomi. Un processo complementare chiamato incisione al plasma utilizza anche piccoli flussi di gas esotici per produrre minuscole caratteristiche sulla superficie dei materiali semiconduttori rimuovendo piccole quantità di silicio.

L'esatta quantità di gas iniettata nella camera è di fondamentale importanza per questi processi ed è regolata da un dispositivo chiamato mass flow controller (MFC). Gli MFC devono essere altamente precisi per garantire che gli strati depositati abbiano le dimensioni richieste. L'impatto potenziale è grande perché i trucioli con profondità di strato errate devono essere scartati.

"Le imprecisioni di flusso causano non uniformità nelle caratteristiche critiche nei wafer, causando direttamente una riduzione della resa, " disse Mohamed Saleem, Chief Technology Officer presso Brooks Instrument, un'azienda statunitense che produce MFC tra gli altri dispositivi di misurazione di precisione. "Prendendo in considerazione i costi di gestione delle camere bianche, la perdita su un lotto di wafer scartato a causa di irregolarità del flusso può aggirarsi intorno ai $ 500, da 000 a $ 1, 000, 000. Aggiungere a tale costo i tempi di fermo dello strumento di processo necessari per la risoluzione dei problemi, e diventa proibitivamente costoso."

I moderni impianti di nanofabbricazione costano diversi miliardi di dollari ciascuno, e generalmente non è conveniente per un'azienda mettere a punto costantemente CVD e incisione al plasma. Anziché, le strutture si basano su flussi di gas precisi controllati da MFC. Tipicamente, Gli MFC sono calibrati utilizzando il metodo del "rate of rise" (RoR), che effettua una serie di misurazioni di pressione e temperatura nel tempo mentre il gas riempie un serbatoio di raccolta attraverso l'MFC.

"Recentemente ci siamo preoccupati dell'accuratezza di tale tecnica quando un importante produttore di apparecchiature per la fabbricazione di chip ha scoperto che stavano ottenendo risultati incoerenti per la portata dai loro strumenti quando sono stati calibrati su diversi sistemi RoR, " ha affermato John Wright del Fluid Metrology Group del NIST, i cui membri hanno condotto l'analisi degli errori.

Wright era particolarmente interessato perché per molti anni aveva visto che le letture RoR non erano d'accordo con i risultati ottenuti con il sistema "gold standard" pressione/volume/temperatura/tempo del NIST. Lui e i suoi colleghi hanno sviluppato un modello matematico del processo RoR e condotto esperimenti dettagliati. La conclusione:le misurazioni di flusso RoR convenzionali possono avere errori significativi a causa di valori di temperatura errati. "Il gas viene riscaldato per flusso in quanto compresso nella vasca di raccolta, ma questo non è facilmente spiegabile:è difficile misurare la temperatura del gas quasi stazionario."

Wright e colleghi hanno scoperto che senza correzioni per questi errori di temperatura, Le letture RoR possono essere sfasate fino all'1 percento, e forse molto di più. Potrebbe non sembrare molto, ma una bassa incertezza è fondamentale per ottenere uniformità e qualità nel processo di produzione dei chip. E la sfida cresce. Le attuali portate di fascia bassa nell'industria dei semiconduttori sono nell'intervallo di un centimetro cubo standard (1 sccm) - circa il volume di una zolletta di zucchero - al minuto, ma presto si ridurranno di un fattore da 10 a 0,1 sccm.

La misurazione precisa del flusso è una preoccupazione particolarmente seria per i processi di produzione che utilizzano l'incisione degli strati depositati per formare caratteristiche simili a trincee. In quel caso, l'MFC è spesso aperto per non più di pochi secondi.

"Una piccola quantità di variazione nella portata ha un profondo effetto sulla velocità di incisione e sulle dimensioni critiche delle strutture" in circuiti integrati su larga scala, ha affermato Iqbal Shareef di Lam Research, una società con sede in California che fornisce apparecchiature di fabbricazione di precisione ai produttori di microchip.

"Così, siamo estremamente preoccupati che le portate siano accurate e coerenti da camera a camera e da wafer a wafer, "Shareef ha detto. "La nostra industria è già diretta verso portate molto piccole".

"Stiamo parlando dell'uniformità del wafer oggi su scala nanometrica e persino subnanometrica, "Ha detto Shareef.

È molto piccolo. Ma è ciò che richiede sempre più la complessità della produzione di chip tridimensionali. Non molto tempo fa, "un circuito integrato 3-D usato per avere quattro strati di metalli, " ha detto William White, Direttore della tecnologia avanzata presso HORIBA Instruments Incorporated, un'azienda globale che fornisce sistemi analitici e di misurazione. "Ora le aziende vanno regolarmente a 32 livelli e talvolta a 64. Proprio quest'anno ho sentito parlare di 128". E alcuni di quei chip ne hanno fino a 3, 000 passaggi di processo.

"Ogni wafer da 300 mm può costare fino a $ 400, e contiene 281 matrici per una dimensione stampo da 250 a 300 mm ² , " Saleem di Brooks ha detto. "Ogni die nei circuiti integrati di fascia alta di oggi è costituito da circa tre o quattro miliardi di transistor. Ogni wafer passa attraverso 1 o 2 mesi di elaborazione che include più esecuzioni di singoli processi separati, " compresa la deposizione chimica da vapore, incidere, litografia e impianto ionico. Tutti questi processi utilizzano prodotti chimici e gas costosi.

Molte aziende stanno già riesaminando le loro pratiche alla luce della pubblicazione del NIST, che fornisce le spiegazioni teoriche necessarie per la fonte degli errori di misurazione del flusso RoR. La teoria guida i progettisti di serbatoi di raccolta RoR e dimostra metodi di correzione di facile applicazione. La teoria RoR mostra che si verificheranno errori di temperatura diversi per i diversi gas utilizzati nei processi CVD. La pubblicazione del NIST fornisce anche un'analisi dell'incertezza del modello che altri possono utilizzare per sapere quale livello di accordo aspettarsi tra MFC calibrati su diversi sistemi RoR.

"Il NIST funge da riferimento affidabile per la conoscenza e la misurazione in cui l'industria può valutare l'accordo tra i propri sistemi, " ha detto Wright. "Poiché le esigenze di misurazione dei produttori spingono a flussi sempre più bassi, così saranno gli standard di calibrazione del NIST."

Questa storia è stata ripubblicata per gentile concessione del NIST. Leggi la storia originale qui.