I fisici della Lancaster University hanno dimostrato che la loro invenzione di un nuovo tipo di dispositivo di memoria potrebbe trasformare il modo in cui i computer, smartphone e altri gadget funzionano.

La "memoria universale" è, in sostanza, una memoria in cui i dati sono archiviati in modo molto robusto, ma può anche essere facilmente modificato; qualcosa che è stato ampiamente considerato irraggiungibile, fino ad ora.

Attualmente, i due principali tipi di memoria, RAM dinamica (DRAM) e flash, hanno caratteristiche e ruoli complementari. DRAM è veloce, così usato per la memoria attiva (di lavoro) ma è volatile, il che significa che le informazioni vengono perse quando viene rimossa l'alimentazione. Infatti, La DRAM si "dimentica" continuamente e ha bisogno di essere costantemente aggiornata. Il flash non è volatile, permettendoti di portare i dati in tasca, ma è molto lento. È adatto per l'archiviazione dei dati, ma non può essere utilizzato per la memoria attiva.

L'articolo, pubblicato nell'edizione di gennaio della rivista Transazioni IEEE su dispositivi elettronici , mostra come singole celle di memoria possono essere collegate insieme in array per creare una RAM. Prevede che tali chip corrisponderebbero almeno alle prestazioni di velocità della DRAM, ma fallo 100 volte in modo più efficiente, e con l'ulteriore vantaggio della non volatilità.

Questa nuova RAM non volatile, chiamato ULTRARAM, sarebbe un'implementazione funzionante della cosiddetta "memoria universale", combinando tutti i vantaggi di DRAM e flash, con nessuno degli inconvenienti.

Professor Manus Hayne, chi sta conducendo la ricerca, ha dichiarato:"Il lavoro pubblicato in questo nuovo documento rappresenta un progresso significativo, fornendo un chiaro progetto per l'implementazione della memoria ULTRARAM."

Il team di Lancaster ha risolto il paradosso della memoria universale sfruttando un effetto quantomeccanico chiamato tunneling risonante che consente a una barriera di passare da opaca a trasparente applicando una piccola tensione.

Il nuovo lavoro descrive simulazioni sofisticate di questo processo; e propone un meccanismo di lettura per le celle di memoria che dovrebbe migliorare il contrasto tra gli stati logici di molti ordini di grandezza, consentendo alle celle di essere collegate in grandi array. Mostra anche che la netta transizione tra opacità e trasparenza della barriera di tunneling risonante facilita un'architettura altamente compatta con un'elevata densità di bit.

Il lavoro in corso è mirato alla producibilità dei chip di memoria di lavoro, compresa la fabbricazione di array di dispositivi, sviluppo della logica di lettura, scaling di dispositivi e implementazione su silicio.