Da anni ormai, i transistor sono diventati sempre più piccoli. Ricerca condotta da Jan-Laurens van der Steen del MESA+ Institute for Nanotechnology presso l'Università di Twente, Paesi Bassi, ha dimostrato che gli elettroni nel silicio di spessore inferiore a dieci nanometri assumono caratteristiche insolite.

Per ottenere una migliore comprensione di queste caratteristiche su nanoscala, ha lavorato su un modello accurato che svolgerà un ruolo molto importante nell'industria della microelettronica. Difenderà la sua tesi il 1° aprile 2011 presso la Facoltà di Ingegneria Elettrica, Matematica e Informatica.

La legge di Moore afferma che il numero di transistor all'interno di un chip raddoppierà ogni diciotto mesi. Affinché ciò avvenga, i transistor devono diventare sempre più piccoli. La ricerca di Jan-Laurens van der Steen presso l'Università di Twente ha esaminato cosa succede quando vengono prodotti cristalli di silicio più sottili di dieci nanometri, una scala che l'industria raggiungerà presto.

La ricerca di Van der Steen ha rivelato che le caratteristiche del materiale iniziano a cambiare drasticamente, un fenomeno che si riscontra spesso nelle nanotecnologie. In silicio di questo spessore, risulta essere più difficile far circolare gli elettroni liberi. Sembra che gli elettroni diventino più pesanti rispetto ai campioni di silicio spesso. La ricerca ha anche mostrato che il percorso libero medio degli elettroni - la distanza che possono percorrere prima di urtare qualcosa - si accorcia nei film sottili di silicio.

Per sfruttare queste caratteristiche, è importante essere in grado di prevedere come i transistor su nanoscala condurranno l'elettricità. Van der Steen ha quindi sviluppato un modello in grado di spiegare queste proprietà su strutture sia su larga che su piccola scala. Il modello è noto come Single Scattering Model ed è importante per lo sviluppo della generazione CMOS a 11 nanometri e per le generazioni ancora più piccole a venire.