(Phys.org) —Ricercatori in ingegneria elettrica e informatica presso l'Università della California, Santa Barbara ha introdotto e modellato uno schema di progettazione di circuiti integrati in cui transistor e interconnessioni sono modellati in modo monolitico senza soluzione di continuità su un foglio di grafene, un piano bidimensionale di atomi di carbonio. La dimostrazione offre possibilità di ultra efficienza energetica, flessibile, ed elettronica trasparente.

I materiali sfusi comunemente usati per realizzare i transitori e le interconnessioni CMOS pongono sfide fondamentali nel continuo restringimento delle loro dimensioni delle caratteristiche e soffrono di una crescente "resistenza di contatto" tra di loro, entrambi i quali portano a prestazioni degradanti e un aumento del consumo di energia. I transistor e le interconnessioni a base di grafene sono una promettente tecnologia su nanoscala che potrebbe potenzialmente affrontare i problemi dei tradizionali transistor a base di silicio e delle interconnessioni metalliche.

"Oltre alle sue superfici atomicamente sottili e incontaminate, il grafene ha un band gap sintonizzabile, che può essere regolato mediante lo schizzo litografico di motivi:i nastri stretti di grafene possono essere resi semiconduttori mentre i nastri più larghi sono metallici. Quindi, nastri di grafene contigui possono essere immaginati dallo stesso materiale di partenza per progettare dispositivi sia attivi che passivi in ​​modo uniforme e resistenze di interfaccia/contatto inferiori, " ha spiegato Kaustav Banerjee, professore di ingegneria elettrica e informatica e direttore del Nanoelectronics Research Lab presso l'UCSB. Il team di ricerca di Banerjee comprende anche i ricercatori dell'UCSB Jiahao Kang, Deblina Sarkar e Yasin Khatami. Il loro lavoro è stato recentemente pubblicato sulla rivista Lettere di fisica applicata .

"La valutazione accurata del trasporto elettrico attraverso i vari dispositivi e interconnessioni basati su nanonastri di grafene e attraverso le loro interfacce è stata la chiave per il successo della nostra progettazione e ottimizzazione del circuito, " ha spiegato Jiahao Kang, uno studente di dottorato nel gruppo di Banerjee e coautore dello studio. Il gruppo di Banerjee ha aperto la strada a una metodologia che utilizza la tecnica della Non-Equilibrium Green's Function (NEGF) per valutare le prestazioni di schemi circuitali così complessi che coinvolgono molte eterogiunzioni. Questa metodologia è stata utilizzata nella progettazione di un circuito logico "tutto grafene" riportato in questo studio.

"Questo lavoro ha dimostrato una soluzione per il grave problema della resistenza di contatto riscontrato nella tecnologia dei semiconduttori convenzionale, fornendo un'idea innovativa di utilizzare uno schema di interconnessione dei dispositivi interamente in grafene. Ciò semplificherà significativamente il processo di fabbricazione dei circuiti integrati dei dispositivi nanoelettronici basati sul grafene". ha commentato Philip Kim, professore di fisica alla Columbia University, e un rinomato scienziato nel mondo del grafene.

Come riportato nel loro studio, i circuiti proposti interamente in grafene hanno raggiunto margini di rumore 1,7 volte superiori e un consumo di energia statica inferiore di 1-2 decenni rispetto all'attuale tecnologia CMOS. Secondo Banerjee, con gli sforzi in corso in tutto il mondo nella modellazione e nel doping del grafene, tali circuiti potranno essere realizzati in un prossimo futuro.

"Speriamo che questo lavoro incoraggi e ispiri altri ricercatori a esplorare il grafene e i cristalli bidimensionali emergenti al di là del grafene per la progettazione di tali circuiti "ingegnerizzati con gap di banda" nel prossimo futuro, " ha aggiunto Banerjee.