ricercatori di Princeton, in collaborazione con Analog Devices Inc., hanno fabbricato un chip che aumenta notevolmente le prestazioni e l'efficienza delle reti neurali, algoritmi informatici modellati sul funzionamento del cervello umano.

In una serie di prove, il chip Princeton si è comportato da decine a centinaia di volte meglio di altri chip avanzati, chip di rete neurale.

I ricercatori ritengono che con un ulteriore sviluppo, il chip potrebbe aiutare a far progredire il riconoscimento delle immagini e numerose altre applicazioni di rete neurale, compresi i sistemi di intelligenza artificiale in veicoli e robot autonomi.

"Questo tipo di prestazioni migliorate potrebbe consentire ai dispositivi mobili di svolgere attività intensive, come riconoscere il volto del loro proprietario, senza impiegare troppo tempo o consumare la durata della batteria del dispositivo, " ha detto l'autore principale del giornale Hossein Valavi, uno studente laureato nel laboratorio del co-autore Naveen Verma, un professore associato di ingegneria elettrica a Princeton.

Altri autori dello studio, che ha pubblicato in Simposio IEEE sui circuiti VLSI , nel mese di giugno, sono Peter Ramadge, il Gordon Y.S. Wu Professor of Engineering e direttore del Center for Statistics and Machine Learning, ed Eric Nestler di Analog Devices Inc, una società di semiconduttori con sede nel Massachusetts.

Le reti neurali artificiali sono complessi di unità interconnesse, simili ai neuroni nel cervello umano, che possono essere addestrate a prendere decisioni preziose dai dati forniti in molti modi diversi, possibilmente naturale, ma forme strutturalmente complesse. Un componente chiave dei sistemi di rete neurale sono i chip acceleratori, che aumentano le prestazioni computazionali, per abilitare reti neurali grandi e potenti. Ma gli stessi chip acceleratori possono soffrire di colli di bottiglia a causa dei pesanti flussi di dati che attraversano i loro componenti.

I ricercatori hanno adottato un nuovo approccio per eliminare gran parte di questo traffico ringhiante. Il chip acceleratore che hanno fabbricato funziona con la tecnica, chiamato elaborazione in memoria, che riduce sostanzialmente l'energia e il tempo utilizzati per recuperare le informazioni eseguendo calcoli sui dati nel luogo in cui sono archiviati, piuttosto che spostarlo in un'altra posizione.

La tecnica può anche rendere i chip suscettibili a problemi di segnale-rumore, perché racchiude molte informazioni in segnali. Il risultato è una maggiore efficienza, ma significa anche che le informazioni elaborate possono essere corrotte da tutti i tipi di fonti di errore pratico come fluttuazioni di tensione e corrente.

"Il rapporto segnale-rumore di calcolo è stata la principale barriera per ottenere tutti i vantaggi che l'elaborazione in memoria può offrire, ", ha detto Valavi.

I ricercatori hanno affrontato questo problema di prestazioni optando per un tipo di elaborazione che utilizza condensatori, piuttosto che transistor, per eseguire il calcolo. condensatori, che sono dispositivi che immagazzinano carica elettrica, offrono diversi vantaggi. Possono essere prodotti con un grado di precisione estremamente elevato nelle moderne tecnologie a microchip, che è importante nella progettazione di circuiti, e non risentono molto delle variazioni di tensione o temperatura. Anche i condensatori occupano relativamente poco spazio:il chip di elaborazione in memoria di Princeton li posiziona sopra le celle di memoria, quindi non occupano spazio oltre le celle. Ciò riduce ulteriormente i costi di comunicazione dei dati del chip posizionando i condensatori all'interno dei componenti di memoria. Questa configurazione riduce la quantità di area che i segnali elettrici che trasportano i dati devono attraversare, offrendo così elevate velocità di elaborazione e minore energia.

"Finiamo con circuiti molto precisi e questi condensatori non occupano alcuna area extra sul chip, " disse Verma.

Il team di Princeton ha messo alla prova il proprio sistema in diversi test di benchmark standard. Questi includevano numeri identificativi scarabocchiati da mani umane, un compito complicato dalla nostra vasta gamma di stili di scrittura a mano, dal puntiglioso allo sciatto dell'asilo. Un compito simile prevedeva l'analisi dei numeri civici della vista stradale, che allo stesso modo variano selvaggiamente di forma, modulo, nitidezza dell'immagine, orientamento, e così via. In una terza prova, la rete neurale potenziata da chip ha riconosciuto oggetti di uso quotidiano come gatti, cani, uccelli, macchine, aeroplani, navi, e così via.

I ricercatori hanno testato il loro design rispetto ad altri attualmente disponibili. In uno, hanno misurato il numero di operazioni computazionali che il chip potrebbe eseguire in un secondo. Nella vita reale, questo tipo di valutazione del throughput equivale a quanto tempo qualcuno deve aspettare prima di un pezzo di hardware, come un telefono cellulare, sputa una risposta finale. Il chip Princeton ha eseguito 9,4 trilioni di operazioni binarie al secondo.

I risultati del test sono incoraggianti, ma i ricercatori hanno affermato che il chip avrà bisogno di ulteriore lavoro prima di poter essere incorporato nei dispositivi elettronici. La sua architettura dovrà essere resa programmabile e compatibile con altri bit di hardware, comprese le unità centrali di elaborazione, i centri di controllo dei computer. Dopo di che, l'infrastruttura software deve essere realizzata in modo che i progettisti di intelligenza artificiale possano creare nuove app che sfruttino le prestazioni potenzialmente rivoluzionarie del chip.

Naresh Shanbhag, un professore di ingegneria elettrica e informatica presso l'Università dell'Illinois Urbana-Champaign che non è stato coinvolto nello studio di Princeton, ritiene che questo potenziale sia eminentemente realizzabile. "Le sfide tecniche [il chip] affronta in un ambiente commerciale sono eminentemente superabili tramite le migliori pratiche di ingegneria standard, "Ha detto Shanbhag.

Shanbhag ha inoltre commentato le applicazioni del chip. "Questo lavoro apre nuovi domini applicativi per i sistemi di intelligenza artificiale, " Egli ha detto, specificando "piattaforme di calcolo con vincoli di energia e latenza, come veicoli autonomi e robot, così come vari dispositivi Internet-of-Things ricchi di sensori."

I ricercatori non vedono l'ora di portare il chip di elaborazione in memoria a un livello più elevato di prontezza tecnologica.

"Il prossimo passo è prendere questa efficienza molto elevata e un elevato throughput di calcolo e renderla accessibile a un'ampia gamma di applicazioni, " ha detto Verma. "Il principale svantaggio del chip è che utilizza un'architettura molto dirompente. Ciò deve essere riconciliato con l'enorme quantità di infrastrutture e metodologia di progettazione che abbiamo e utilizziamo oggi, in pratica."