Un team di ricercatori della National University of Singapore (NUS) ha sviluppato una nuova tecnica che consente alle funzioni fisicamente non clonabili (PUF) di produrre funzioni più sicure, output di "impronta digitale" unici a un costo molto basso. Questo risultato migliora il livello di sicurezza hardware anche nei sistemi su chip di fascia bassa.

Tradizionalmente, I PUF sono incorporati in diversi chip commerciali per distinguere in modo univoco un chip di silicio da un altro generando una chiave segreta, simile a una singola impronta digitale. Tale tecnologia previene la pirateria hardware, contraffazione di chip e attacchi fisici.

Il team di ricerca del Dipartimento di Ingegneria Elettrica e Informatica presso la Facoltà di Ingegneria NUS ha portato l'impronta digitale dei chip di silicio al livello successivo con due miglioramenti significativi:in primo luogo, rendere i PUF autorigeneranti; e in secondo luogo, permettendo loro di nascondersi.

PUF autorigeneranti

Nonostante la loro notevole evoluzione nell'ultimo decennio, i PUF esistenti soffrono ancora di una stabilità limitata e di un'identificazione delle impronte digitali periodicamente errata. Spesso progettati come circuiti autonomi, forniscono agli hacker punti ovvi di attacchi fisici al chip.

L'instabilità è convenzionalmente contrastata attraverso un overdesign, come la progettazione di codici di correzione degli errori con margini per il caso peggiore, che aumenta notevolmente sia il costo del chip che il consumo. Inoltre, prima di procedere alla commercializzazione, i chip con PUF instabili devono essere prima identificati e scartati attraverso test approfonditi su una serie molto ampia di condizioni ambientali, ulteriore aumento dei costi.

Per colmare le lacune, il team di ingegneri NUS ha introdotto una nuova tecnica di adattamento che utilizza sensori su chip e algoritmi di apprendimento automatico per prevedere e rilevare l'instabilità PUF. Questa tecnica regola in modo intelligente il livello di correzione regolabile al minimo necessario, e produce un più sicuro, uscita PUF stabile. A sua volta, il nuovo approccio riporta il consumo al minimo possibile, ed è in grado di rilevare condizioni ambientali anomale quali temperatura, tensione o rumore che vengono regolarmente sfruttati dagli hacker in attacchi fisici.

Un ulteriore vantaggio è che l'onere e il costo dei test tradizionali vengono drasticamente ridotti restringendo i casi di test richiesti. Ciò elimina la sovraprogettazione e i costi di progettazione non necessari, poiché la maggior parte dello sforzo di test può essere delegato al rilevamento e all'intelligenza disponibili sul chip per tutta la durata del dispositivo.

"Il nostro approccio utilizza il rilevamento su chip e l'apprendimento automatico per consentire previsioni accurate, rilevamento e soppressione adattativa degli eventi di instabilità PUF. La capacità di auto-riparazione senza degradazione della stabilità durante l'intera vita del chip assicura la generazione affidabile di chiavi segrete al più alto livello di sicurezza, evitando l'onere di progettare e testare per il caso peggiore, anche se quest'ultimo è in realtà poco frequente e improbabile. Questo riduce il costo complessivo, riduce i tempi di commercializzazione, e riduce l'alimentazione del sistema per prolungare la durata della batteria, " ha condiviso il professor Massimo Alioto, che guida il Green IC Group che sta dietro a questa svolta nella sicurezza dell'hardware.

La riduzione dei costi di progettazione e test dei chip è fondamentale per migliorare la sicurezza dell'hardware anche in sistemi al silicio a bassissimo costo e bassa potenza, come i nodi di sensori per l'Internet of Things (IoT), dispositivi indossabili e sistemi biomedici impiantabili.

Il Prof Alioto ha elaborato, "Rilevamento su chip, così come l'apprendimento automatico e l'adattamento, ci consentono di alzare l'asticella della sicurezza dei chip a costi notevolmente inferiori. Di conseguenza, I PUF possono essere implementati in ogni sistema di silicio sulla terra, democratizzare la sicurezza dell'hardware anche in presenza di rigidi vincoli di costo."

Creazione di PUF auto-nascosti utilizzando un innovativo design immerso nella logica

I PUF inventati dai ricercatori mostrano anche una capacità unica nel suo genere di essere completamente immersi e nascosti all'interno della logica digitale che effettivamente proteggono. Ciò è reso possibile dalla natura prevalentemente digitale dell'architettura PUF, che consente il posizionamento, instradamento e integrazione di celle digitali standard, simile ai circuiti digitali convenzionali. Ciò riduce i costi di progettazione poiché le metodologie di progettazione automatizzata digitale convenzionali supportate da strumenti di progettazione software commerciali possono essere applicate per progettare il PUF.

Inoltre, il design digitale PUF consente di inframmezzare la generazione di chiavi segrete all'interno della stessa logica che utilizza tali chiavi, come le unità crittografiche che proteggono i dati e i microprocessori che gestiscono i dati da crittografare. L'approccio immerso nella logica disperde le celle standard PUF tra le celle utilizzate per la logica digitale, in tal modo "nascondendo" o nascondendo eventuali punti di attacco espliciti per gli hacker che cercano di sondare segnali di chip specifici per ricostruire fisicamente le chiavi.

Questa capacità di occultamento aumenta lo sforzo di attacco di circa 100 volte. Aumenta anche il costo dell'attacco di chip tipici a milioni di dollari con strumenti all'avanguardia, rispetto a decine di migliaia nei PUF stand-alone convenzionali.

L'innovazione è stata supportata da importanti aziende di semiconduttori (come TSMC), il Ministero della Pubblica Istruzione, e la National Research Foundation di Singapore attraverso il programma di ricerca "SOCure" a livello nazionale.

Prossimi passi

Il team di ricerca del NUS continuerà a esaminare la convergenza dell'architettura dei computer, sicurezza fisica e apprendimento automatico per sviluppare sistemi sicuri su chip di nuova generazione. Questa innovazione tecnologica è guidata dal crescente bisogno di privacy e sicurezza delle informazioni, vista l'adozione sempre più pervasiva di sistemi su chip che rilevano ed elaborano informazioni personali e sensibili.

Il team sta anche perseguendo l'abilitazione onnipresente e a bassissimo costo della sicurezza hardware attraverso una stretta co-integrazione fisica di architetture e primitive di sicurezza con circuiti generalmente disponibili in qualsiasi sistema su un chip, che vanno dalla logica, memoria, comunicazione dati intra-chip e acceleratori. In definitiva, si prevede che l'ultima svolta del team consentirà la sicurezza dell'hardware con la granularità di ogni chip di silicio, anche all'interno di singoli sottosistemi su un chip.